Mentor, a Siemens business近日宣布其Analog FastSPICE平台取得重大进展，引入为大型布线后（post-layout）模拟设计而设的Analog FastSPICEeXTreme革命性技术，极大地提升仿真性能，同时有助于保持纳米级模拟验证所需的晶圆代工厂认证精度。

Analog FastSPICEeXTreme对于寄生复杂性高且接触电阻大的模拟设计而言尤其重要。随着工艺尺寸的不断缩小，上述问题正日益严重。根据最初的客户基准比较结果，与 Mentor前一代Analog FastSPICE产品相比，新技术的仿真性能提高了10倍，与精度设置类似的市售解决方案相比提高了3倍。

Silicon Creations执行副总裁Randy Caplan表示：“我们致力于提供世界一流的芯片IP，用于高性能时钟（例如 PLL）和低功耗/高速数据接口（例如 SerDes），大多数先进芯片级系统都采用了我们的设计，因此我们需要支持最新的3nm FinFET工艺，当务之急是能够快速、准确地模拟FinFET设计，以满足我们紧迫的日程安排。我们通过多个大型布线后设计参与了 Analog FastSPICEeXTreme技术的早期测试计划，结果显示该技术在保持 SPICE 级精度的同时将速度提高了 10倍。我们期待使用Analog FastSPICE来验证我们的完全抽取设计，在满足高性能和高良率的目标同时可以一次性完成芯片设计。”

Mentor Analog FastSPICE平台可为纳米模拟、射频（RF）、混合信号、存储器和定制数字电路提供快速的电路验证。该平台已经通过了晶圆厂5nm的工艺认证，被全球诸多最成功的模拟集成电路设计所信赖与应用，其提供纳米级 SPICE 精度的速度比并行 SPICE 仿真器快两倍。

Analog FastSPICE客户现在可以免费使用新的 Analog FastSPICEeXTreme技术，以此为其大型布线后模拟设计带来更多的性能优势。Analog FastSPICEeXTreme采用创新的电阻电容（RC）电路约减算法，显著改进 Analog FastSPICE核心 SPICE 矩阵解法的性能，此外还包含全面的综合性器件噪声分析功能，能够支持芯片级精度的仿真。

Analog Bits执行副总裁 Mahesh Tirupattur表示：“Analog Bits 是混合信号 IP 的领先供应商，提供包括低功耗 SerDes、锁相环、传感器以及I/O等在内的广泛产品组合，支持最新的3nm FinFET工艺。我们与 Mentor 及其 Analog FastSPICE平台有着长期合作，并且参与了 AFS eXTreme早期测试计划。我们对低功耗集成时序和互连 IP 技术有严格的精度要求，这需要考虑到FinFET设计的布线后寄生效应，才能更准确地表示真实的模拟电路响应。Analog FastSPICEeXTreme技术可将性能提高 6 倍，同时保持纳米级模拟验证所需的 SPICE 精度。Mentor 和 Analog FastSPICE将继续提供当前和未来设计所需的创新 SPICE 技术。”

Analog FastSPICEeXTreme是Mentor Symphony 混合信号平台的补充，该平台利用Analog FastSPICE电路模拟器，并通过业界标准 HDL 仿真器提供快速准确的混合信号验证。Symphony 平台为复杂纳米级混合信号 IC 的验证提供直观易用的使用模式，具有强大的调试功能和配置支持。

“随着模拟、混合信号和 RF 设计向新纳米节点的持续深入发展，全球的设计人员都在期待电路仿真性能可以在实现显著提升的同时又不影响先进节点的精度。”Mentor IC 验证解决方案高级副总裁Ravi Subramanian博士表示，“在克服先进节点的每个挑战过程中，我们的电路仿真研发团队一直坚持创新，Analog FastSPICEeXTreme将作为一个重要里程碑，开启我们技术演进的下一个篇章。”